电子测量与仪器学报
電子測量與儀器學報
전자측량여의기학보
JOURNAL OF ELECTRONIC MEASUREMENT AND INSTRUMENT
2011年
4期
377-383
,共7页
许芳%席毅%陈虹%靳伟伟
許芳%席毅%陳虹%靳偉偉
허방%석의%진홍%근위위
FPGA/Nios-Ⅱ%矩阵运算%硬件加速器%并行计算%实时测试验
FPGA/Nios-Ⅱ%矩陣運算%硬件加速器%併行計算%實時測試驗
FPGA/Nios-Ⅱ%구진운산%경건가속기%병행계산%실시측시험
针对复杂算法中矩阵运算量大,计算复杂,耗时多,制约算法在线计算性能的问题,从硬件实现角度,研究基于FPGA/Nios-Ⅱ的矩阵运算硬件加速器设计,实现矩阵并行计算.首先根据矩阵运算的算法分析,设计了矩阵并行计算的硬件实现结构,并在Modelsim中进行功能模块的仿真,然后将功能模块集成一个自定制组件,并通过Avalon总线与NiosⅡ主处理器通信,作为硬件加速器.最后在FPGA芯片中构建SoPC系统,并在Altera DE3开发板中进行矩阵实时计算测试.测试结果验证了基于FPGA/Nios-Ⅱ矩阵运算硬件加速器的正确性、可行性以及较高的计算性能.
針對複雜算法中矩陣運算量大,計算複雜,耗時多,製約算法在線計算性能的問題,從硬件實現角度,研究基于FPGA/Nios-Ⅱ的矩陣運算硬件加速器設計,實現矩陣併行計算.首先根據矩陣運算的算法分析,設計瞭矩陣併行計算的硬件實現結構,併在Modelsim中進行功能模塊的倣真,然後將功能模塊集成一箇自定製組件,併通過Avalon總線與NiosⅡ主處理器通信,作為硬件加速器.最後在FPGA芯片中構建SoPC繫統,併在Altera DE3開髮闆中進行矩陣實時計算測試.測試結果驗證瞭基于FPGA/Nios-Ⅱ矩陣運算硬件加速器的正確性、可行性以及較高的計算性能.
침대복잡산법중구진운산량대,계산복잡,모시다,제약산법재선계산성능적문제,종경건실현각도,연구기우FPGA/Nios-Ⅱ적구진운산경건가속기설계,실현구진병행계산.수선근거구진운산적산법분석,설계료구진병행계산적경건실현결구,병재Modelsim중진행공능모괴적방진,연후장공능모괴집성일개자정제조건,병통과Avalon총선여NiosⅡ주처리기통신,작위경건가속기.최후재FPGA심편중구건SoPC계통,병재Altera DE3개발판중진행구진실시계산측시.측시결과험증료기우FPGA/Nios-Ⅱ구진운산경건가속기적정학성、가행성이급교고적계산성능.
