计算机测量与控制
計算機測量與控製
계산궤측량여공제
COMPUTER MEASUREMENT & CONTROL
2010年
3期
629-631
,共3页
IP复用%片上系统芯片%数模混合验证
IP複用%片上繫統芯片%數模混閤驗證
IP복용%편상계통심편%수모혼합험증
IP reuse%System-on-Chip (SoC)%Analog and Mixed-Signal (AMS) verification
以一款基于IP复用的片上级系统(SHU-MV07)的设计过程为具体对象,介绍了多个IP核嵌入同一个系统所遇到的问题和解决方法;不仅给出每个IP核的嵌入方案,而且给出了整个片上级系统的验证方法;对于由模拟的IP核的嵌入而带来的验证问题,提出了一种基于NanoSim的混合信号条件下的全芯片级的验证方法;采用本方法验证了数模混合系统级的芯片(SHU-MV07)的时间大大缩短,并且通过了流片一次成功,证明了本方法的有效性.
以一款基于IP複用的片上級繫統(SHU-MV07)的設計過程為具體對象,介紹瞭多箇IP覈嵌入同一箇繫統所遇到的問題和解決方法;不僅給齣每箇IP覈的嵌入方案,而且給齣瞭整箇片上級繫統的驗證方法;對于由模擬的IP覈的嵌入而帶來的驗證問題,提齣瞭一種基于NanoSim的混閤信號條件下的全芯片級的驗證方法;採用本方法驗證瞭數模混閤繫統級的芯片(SHU-MV07)的時間大大縮短,併且通過瞭流片一次成功,證明瞭本方法的有效性.
이일관기우IP복용적편상급계통(SHU-MV07)적설계과정위구체대상,개소료다개IP핵감입동일개계통소우도적문제화해결방법;불부급출매개IP핵적감입방안,이차급출료정개편상급계통적험증방법;대우유모의적IP핵적감입이대래적험증문제,제출료일충기우NanoSim적혼합신호조건하적전심편급적험증방법;채용본방법험증료수모혼합계통급적심편(SHU-MV07)적시간대대축단,병차통과료류편일차성공,증명료본방법적유효성.
On the basis of the design of a SoC (System on Chip) - (SHU-MV07), in this paper, the experience of integrating three different IP Cores in a SoC is shared. The attention will be paid to the establishment of the system and the chip level mixed-signal verification method which not only cuts down the verification time but also ensures the accuracy.
