高压CMOS电路的设计及制造工艺研究
고압CMOS전로적설계급제조공예연구
A Technology of Layout Design and Process for High Voltage CMOS Circuit Compatible with General Circuit
  • 万方数据
    微处理机 미처리궤
    MICROPROCESSORS
    2007年 3期 27-28 ,共2页

    郭常厚%马洪江%宋玲玲

    곽상후%마홍강%송령령

    高压CMOS%非自对准场区掺杂%漂移区%工艺兼容 高壓CMOS%非自對準場區摻雜%漂移區%工藝兼容
    고압CMOS%비자대준장구참잡%표이구%공예겸용
    介绍了一种与常规CMOS电路兼容的高压CMOS电路版图设计及工艺加工技术.在该技术中采用了非自对准的场区掺杂,增加场区掺杂浓度,轻掺杂漏区以形成漂移区等提高MOS晶体管击穿电压的一系列技术措施,使MOS晶体管的源漏击穿电压提高至35V以上,电路在24V电压下可以正常工作.
    개소료일충여상규CMOS전로겸용적고압CMOS전로판도설계급공예가공기술.재해기술중채용료비자대준적장구참잡,증가장구참잡농도,경참잡루구이형성표이구등제고MOS정체관격천전압적일계렬기술조시,사MOS정체관적원루격천전압제고지35V이상,전로재24V전압하가이정상공작.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문