半导体技术
半導體技術
반도체기술
SEMICONDUCTOR TECHNOLOGY
2010年
4期
383-387
,共5页
熊海%孔学东%章晓文%汪顺婷
熊海%孔學東%章曉文%汪順婷
웅해%공학동%장효문%왕순정
MOS电容%界面态%高频C-V测试
MOS電容%界麵態%高頻C-V測試
MOS전용%계면태%고빈C-V측시
MOS结构电容由于其结构简单并且和CMOS工艺兼容,是进行实时工艺监控和测试工艺参数的重要测试结构.采用通过对相同工艺不同厂家生产的两批电容样品进行高频C-V测试,编程计算提取器件相关参数.通过对比同一厂家样品中相同面积MOS电容和不同面积电容参数的分布特性,以及不同厂家样品各个参数的差异,对CMOS相关工艺进行评价.为工艺过程以及相关设计的改进提供参考依据.
MOS結構電容由于其結構簡單併且和CMOS工藝兼容,是進行實時工藝鑑控和測試工藝參數的重要測試結構.採用通過對相同工藝不同廠傢生產的兩批電容樣品進行高頻C-V測試,編程計算提取器件相關參數.通過對比同一廠傢樣品中相同麵積MOS電容和不同麵積電容參數的分佈特性,以及不同廠傢樣品各箇參數的差異,對CMOS相關工藝進行評價.為工藝過程以及相關設計的改進提供參攷依據.
MOS결구전용유우기결구간단병차화CMOS공예겸용,시진행실시공예감공화측시공예삼수적중요측시결구.채용통과대상동공예불동엄가생산적량비전용양품진행고빈C-V측시,편정계산제취기건상관삼수.통과대비동일엄가양품중상동면적MOS전용화불동면적전용삼수적분포특성,이급불동엄가양품각개삼수적차이,대CMOS상관공예진행평개.위공예과정이급상관설계적개진제공삼고의거.
