固体电子学研究与进展
固體電子學研究與進展
고체전자학연구여진전
RESEARCH & PROGRESS OF SOLID STATE ELECTRONICS
2008年
3期
435-439
,共5页
时钟恢复%锁相环%相位选择%Σ-△调制器
時鐘恢複%鎖相環%相位選擇%Σ-△調製器
시종회복%쇄상배%상위선택%Σ-△조제기
设计了一个数字时钟数据恢复电路,采用相位选择锁相环进行相位调整,在不影响系统噪声性能的前提下大大降低了芯片面积.该电路应用于100 MHz以太网收发系统中,采用中芯国际0.18 μm标准CMOS工艺实现,核心电路相位选择锁相环的芯片面积小于0.12 mm2,电流消耗低于4 mA.仿真与测试结果表明,恢复时钟抖动的峰峰值小于350 ps,相位偏差小于400 ps,以太网接收误码率小于10-12,电路可以满足接收系统的要求.
設計瞭一箇數字時鐘數據恢複電路,採用相位選擇鎖相環進行相位調整,在不影響繫統譟聲性能的前提下大大降低瞭芯片麵積.該電路應用于100 MHz以太網收髮繫統中,採用中芯國際0.18 μm標準CMOS工藝實現,覈心電路相位選擇鎖相環的芯片麵積小于0.12 mm2,電流消耗低于4 mA.倣真與測試結果錶明,恢複時鐘抖動的峰峰值小于350 ps,相位偏差小于400 ps,以太網接收誤碼率小于10-12,電路可以滿足接收繫統的要求.
설계료일개수자시종수거회복전로,채용상위선택쇄상배진행상위조정,재불영향계통조성성능적전제하대대강저료심편면적.해전로응용우100 MHz이태망수발계통중,채용중심국제0.18 μm표준CMOS공예실현,핵심전로상위선택쇄상배적심편면적소우0.12 mm2,전류소모저우4 mA.방진여측시결과표명,회복시종두동적봉봉치소우350 ps,상위편차소우400 ps,이태망접수오마솔소우10-12,전로가이만족접수계통적요구.
