基于Verilog HDL的DDS设计与仿真
기우Verilog HDL적DDS설계여방진
Design and Simulation of DDS Based on Verilog HDL
  • 万方数据
    现代电子技术 현대전자기술
    MODERN ELECTRONICS TECHNIQUE
    2008年 20期 15-17 ,共3页

    李春剑%吉望西%刘达伦

    리춘검%길망서%류체륜

    直接数字频率合成器%现场可编程门阵列%Verilog HDL%QuartusⅡ%IP核 直接數字頻率閤成器%現場可編程門陣列%Verilog HDL%QuartusⅡ%IP覈
    직접수자빈솔합성기%현장가편정문진렬%Verilog HDL%QuartusⅡ%IP핵
    详细阐述利用QuartusⅡ实现DDS(直接数字频率合成器)模块的方法和步骤.首先分析DDS的设计原理,并对其进行系统建模,利用Verilog HDL实现设计并在开发环境下进行功能仿真,选用现场可编程器件FPGA作为目标器件,得到可以重构的IP核,其可以很方便地实现复杂的调频、调相和调幅功能.利用该方法实现的DDS模块具有更广泛的实际意义和更良好的实用性.
    상세천술이용QuartusⅡ실현DDS(직접수자빈솔합성기)모괴적방법화보취.수선분석DDS적설계원리,병대기진행계통건모,이용Verilog HDL실현설계병재개발배경하진행공능방진,선용현장가편정기건FPGA작위목표기건,득도가이중구적IP핵,기가이흔방편지실현복잡적조빈、조상화조폭공능.이용해방법실현적DDS모괴구유경엄범적실제의의화경량호적실용성.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문