基于FPGA的差错控制编译码系统设计
기우FPGA적차착공제편역마계통설계
FPGA-based Design for Signal Channel Encoding/Decoding System of Error Detection and Correction
  • 万方数据
    电脑知识与技术 전뇌지식여기술
    COMPUTER KNOWLEDGE AND TECHNOLOGY
    2010年 12期 3249-3251 ,共3页

    叶军林%马红雷

    협군림%마홍뢰

    FPGA技术%差错控制%编码%译码 FPGA技術%差錯控製%編碼%譯碼
    FPGA기술%차착공제%편마%역마
    利用FPGA开发板,结合Verilog-HDL硬件描述语言设计出了差错控制的信道编译码系统,应用于16位的数字语音信号和混沌信号的通信平台.实验表明此设计可以提高通信系统的可靠性.
    이용FPGA개발판,결합Verilog-HDL경건묘술어언설계출료차착공제적신도편역마계통,응용우16위적수자어음신호화혼돈신호적통신평태.실험표명차설계가이제고통신계통적가고성.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문