计算机辅助设计与图形学学报
計算機輔助設計與圖形學學報
계산궤보조설계여도형학학보
JOURNAL OF COMPUTER-AIDED DESIGN & COMPUTER GRAPHICS
2005年
7期
1415-1420
,共6页
谢方军%唐常杰%元昌安%左劼%陈安龙
謝方軍%唐常傑%元昌安%左劼%陳安龍
사방군%당상걸%원창안%좌할%진안룡
电路进化%基因表达式编程%数据挖掘%挖掘频繁数字电路
電路進化%基因錶達式編程%數據挖掘%挖掘頻繁數字電路
전로진화%기인표체식편정%수거알굴%알굴빈번수자전로
电路进化设计是可进化硬件研究的重要内容.针对电路进化设计做了如下工作:(1)融合了数据挖掘、基因表达式编程与传统电路进化技术,提出两阶段电路进化方法.该方法包括基于表达式树遗传编程进化算法的电路进化阶段和基于挖掘频繁数字电路算法的电路优化阶段.(2)给出了详尽的实验.实验表明6次多项式函数发现的平均进化代数为442代、乘法器电路的平均进化代数为2292代.比笛卡尔遗传编程和NEHF(Novel Evolvable HardwareFramework)快6倍以上.用MFDC对乘法器电路进化结果进行挖掘后,得到了比传统电路更有效的乘法器电路.
電路進化設計是可進化硬件研究的重要內容.針對電路進化設計做瞭如下工作:(1)融閤瞭數據挖掘、基因錶達式編程與傳統電路進化技術,提齣兩階段電路進化方法.該方法包括基于錶達式樹遺傳編程進化算法的電路進化階段和基于挖掘頻繁數字電路算法的電路優化階段.(2)給齣瞭詳儘的實驗.實驗錶明6次多項式函數髮現的平均進化代數為442代、乘法器電路的平均進化代數為2292代.比笛卡爾遺傳編程和NEHF(Novel Evolvable HardwareFramework)快6倍以上.用MFDC對乘法器電路進化結果進行挖掘後,得到瞭比傳統電路更有效的乘法器電路.
전로진화설계시가진화경건연구적중요내용.침대전로진화설계주료여하공작:(1)융합료수거알굴、기인표체식편정여전통전로진화기술,제출량계단전로진화방법.해방법포괄기우표체식수유전편정진화산법적전로진화계단화기우알굴빈번수자전로산법적전로우화계단.(2)급출료상진적실험.실험표명6차다항식함수발현적평균진화대수위442대、승법기전로적평균진화대수위2292대.비적잡이유전편정화NEHF(Novel Evolvable HardwareFramework)쾌6배이상.용MFDC대승법기전로진화결과진행알굴후,득도료비전통전로경유효적승법기전로.
