固体电子学研究与进展
固體電子學研究與進展
고체전자학연구여진전
RESEARCH & PROGRESS OF SOLID STATE ELECTRONICS
2011年
4期
411-416
,共6页
共享预稳压电路%低压降稳压器%带隙基准源%电源抑制%温度系数
共享預穩壓電路%低壓降穩壓器%帶隙基準源%電源抑製%溫度繫數
공향예은압전로%저압강은압기%대극기준원%전원억제%온도계수
提出了一种用于LDO稳压器的共享预稳压电路.该共享预稳压电路中包含一个电源抑制减法电路以提高基准源的电源抑制,应用电流负反馈结构以降低基准源的温度系数和电源抑制随工艺阈值电压变化的敏感度,还可以降低LDO稳压器的输出噪声.仿真结果表明在阈值电压发生士20％变化的情况下,基准源的温度系数变化只有0.11×10-6/℃,电源抑制变化为7 dB,在10 Hz～100 kHz频率范围内LDO稳压器总输出均方根噪声只有13μV.测试结果表明,该基准源的低频电源抑制为-68 dB,LDO稳压器的线性调整率和负载调整率分别为4 mV/V和0.04 mV/mA.应用该共享预稳压电路的LDO稳压器采用CSMC 0.6μm混合信号CMOS工艺设计,芯片面积为600 μm×400μm,功耗为1.5 mW.
提齣瞭一種用于LDO穩壓器的共享預穩壓電路.該共享預穩壓電路中包含一箇電源抑製減法電路以提高基準源的電源抑製,應用電流負反饋結構以降低基準源的溫度繫數和電源抑製隨工藝閾值電壓變化的敏感度,還可以降低LDO穩壓器的輸齣譟聲.倣真結果錶明在閾值電壓髮生士20％變化的情況下,基準源的溫度繫數變化隻有0.11×10-6/℃,電源抑製變化為7 dB,在10 Hz～100 kHz頻率範圍內LDO穩壓器總輸齣均方根譟聲隻有13μV.測試結果錶明,該基準源的低頻電源抑製為-68 dB,LDO穩壓器的線性調整率和負載調整率分彆為4 mV/V和0.04 mV/mA.應用該共享預穩壓電路的LDO穩壓器採用CSMC 0.6μm混閤信號CMOS工藝設計,芯片麵積為600 μm×400μm,功耗為1.5 mW.
제출료일충용우LDO은압기적공향예은압전로.해공향예은압전로중포함일개전원억제감법전로이제고기준원적전원억제,응용전류부반궤결구이강저기준원적온도계수화전원억제수공예역치전압변화적민감도,환가이강저LDO은압기적수출조성.방진결과표명재역치전압발생사20％변화적정황하,기준원적온도계수변화지유0.11×10-6/℃,전원억제변화위7 dB,재10 Hz～100 kHz빈솔범위내LDO은압기총수출균방근조성지유13μV.측시결과표명,해기준원적저빈전원억제위-68 dB,LDO은압기적선성조정솔화부재조정솔분별위4 mV/V화0.04 mV/mA.응용해공향예은압전로적LDO은압기채용CSMC 0.6μm혼합신호CMOS공예설계,심편면적위600 μm×400μm,공모위1.5 mW.
