微电子学
微電子學
미전자학
MICROELECTRONICS
2006年
6期
763-766
,共4页
刘国庆%于奇%刘源%宁宁%何波%罗静芳%杨谟华
劉國慶%于奇%劉源%寧寧%何波%囉靜芳%楊謨華
류국경%우기%류원%저저%하파%라정방%양모화
CMOS基准电流源%负温系数电流%低温漂%低电源电压调整率
CMOS基準電流源%負溫繫數電流%低溫漂%低電源電壓調整率
CMOS기준전류원%부온계수전류%저온표%저전원전압조정솔
通过对带隙基准电路零温漂点设置的开发,获取负温系数电压,实现负温系数电流获取新方法,发展令PMOSFET源栅电压与阈值电压的电源电压变化率相消,从而优化电源电压调整率的新概念,提出了一种CMOS基准电流源新方案.源于SMIC 0.35 μm CMOS工艺模型.Cadence Hspice模拟验证结果表明,在-40～85 ℃温度范围内,温度系数为6.9 ppm/℃;3.0～3.6 V电压区间,电源电压调整率系10.6 ppm/V,低于目前文献报道的基准电流源相应指标.该新方案已经用于10位100 MSPS A/D转换器的研究设计,并可望应用于高精度模拟/混合信号系统的开发.
通過對帶隙基準電路零溫漂點設置的開髮,穫取負溫繫數電壓,實現負溫繫數電流穫取新方法,髮展令PMOSFET源柵電壓與閾值電壓的電源電壓變化率相消,從而優化電源電壓調整率的新概唸,提齣瞭一種CMOS基準電流源新方案.源于SMIC 0.35 μm CMOS工藝模型.Cadence Hspice模擬驗證結果錶明,在-40～85 ℃溫度範圍內,溫度繫數為6.9 ppm/℃;3.0～3.6 V電壓區間,電源電壓調整率繫10.6 ppm/V,低于目前文獻報道的基準電流源相應指標.該新方案已經用于10位100 MSPS A/D轉換器的研究設計,併可望應用于高精度模擬/混閤信號繫統的開髮.
통과대대극기준전로령온표점설치적개발,획취부온계수전압,실현부온계수전류획취신방법,발전령PMOSFET원책전압여역치전압적전원전압변화솔상소,종이우화전원전압조정솔적신개념,제출료일충CMOS기준전류원신방안.원우SMIC 0.35 μm CMOS공예모형.Cadence Hspice모의험증결과표명,재-40～85 ℃온도범위내,온도계수위6.9 ppm/℃;3.0～3.6 V전압구간,전원전압조정솔계10.6 ppm/V,저우목전문헌보도적기준전류원상응지표.해신방안이경용우10위100 MSPS A/D전환기적연구설계,병가망응용우고정도모의/혼합신호계통적개발.
