高电压技术
高電壓技術
고전압기술
HIGH VOLTAGE ENGINEERING
2006年
10期
53-55
,共3页
静电放电%电磁脉冲%辐照效应%微处理器%敏感度
靜電放電%電磁脈遲%輻照效應%微處理器%敏感度
정전방전%전자맥충%복조효응%미처리기%민감도
为研究静电电磁脉冲(ESD EMP)对嵌入式微处理器(MPU)的影响,根据IEC61000-4-2标准,利用静电电磁脉冲电场测试系统对FPGA、CPLD、80C196单片机3种电路进行ESD EMP辐照效应试验,同时实测了耦合板周围电场强度,根据试验结果分析了故障原因.试验发现ESD EMP对MPU系统工作稳定性影响较大,使FPGA、CPLD、80C196单片机集成电路发生死机或重启故障的静电放电电压阈值分别为13、7和10 kV;3种微处理器对ESD EMP的敏感度序列为:CPLD＞80C196单片机＞FPGA.ESD EMP对MPU电路危害表现在放电的近场区,容易造成电子器件的击穿,而在远场区,主要是对电子设备造成高频干扰.
為研究靜電電磁脈遲(ESD EMP)對嵌入式微處理器(MPU)的影響,根據IEC61000-4-2標準,利用靜電電磁脈遲電場測試繫統對FPGA、CPLD、80C196單片機3種電路進行ESD EMP輻照效應試驗,同時實測瞭耦閤闆週圍電場彊度,根據試驗結果分析瞭故障原因.試驗髮現ESD EMP對MPU繫統工作穩定性影響較大,使FPGA、CPLD、80C196單片機集成電路髮生死機或重啟故障的靜電放電電壓閾值分彆為13、7和10 kV;3種微處理器對ESD EMP的敏感度序列為:CPLD＞80C196單片機＞FPGA.ESD EMP對MPU電路危害錶現在放電的近場區,容易造成電子器件的擊穿,而在遠場區,主要是對電子設備造成高頻榦擾.
위연구정전전자맥충(ESD EMP)대감입식미처리기(MPU)적영향,근거IEC61000-4-2표준,이용정전전자맥충전장측시계통대FPGA、CPLD、80C196단편궤3충전로진행ESD EMP복조효응시험,동시실측료우합판주위전장강도,근거시험결과분석료고장원인.시험발현ESD EMP대MPU계통공작은정성영향교대,사FPGA、CPLD、80C196단편궤집성전로발생사궤혹중계고장적정전방전전압역치분별위13、7화10 kV;3충미처리기대ESD EMP적민감도서렬위:CPLD＞80C196단편궤＞FPGA.ESD EMP대MPU전로위해표현재방전적근장구,용역조성전자기건적격천,이재원장구,주요시대전자설비조성고빈간우.
