基于FPGA的键盘输入累计存储IP核的设计与验证
기우FPGA적건반수입루계존저IP핵적설계여험증
The Implementation and Verification of Keyboard Input and Accumulation Storage of IP Core Based on FPGA
  • 万方数据
    机电产品开发与创新 궤전산품개발여창신
    DEVELOPMENT & INNOVATION OF MACHINERY & ELECTRICAL PRODUCTS
    2012年 3期 85-87 ,共3页

    张跃%储江伟%韩冰源

    장약%저강위%한빙원

    FPGA%QuartusⅡ%VHDL%时序仿真验证 FPGA%QuartusⅡ%VHDL%時序倣真驗證
    FPGA%QuartusⅡ%VHDL%시서방진험증
    基于FPGA设计了一款通用键盘IP核,该核主要实现对键盘输入信号的计算与存储功能,并在quartusⅡ环境下使用VHDL语言,采用自顶向下设计方式,编辑生成RTL原理图,并做了相关的时序仿真验证.经验证此IP核具有较强的鲁棒性和较高的反应速度,可作为基础输入模块,为其他模块提供有力控制输入与数据支持.
    기우FPGA설계료일관통용건반IP핵,해핵주요실현대건반수입신호적계산여존저공능,병재quartusⅡ배경하사용VHDL어언,채용자정향하설계방식,편집생성RTL원리도,병주료상관적시서방진험증.경험증차IP핵구유교강적로봉성화교고적반응속도,가작위기출수입모괴,위기타모괴제공유력공제수입여수거지지.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문