现代电子技术
現代電子技術
현대전자기술
MODERN ELECTRONICS TECHNIQUE
2008年
17期
105-107
,共3页
卷积码%Viterbi算法%优化算法%现场可编程门阵列
捲積碼%Viterbi算法%優化算法%現場可編程門陣列
권적마%Viterbi산법%우화산법%현장가편정문진렬
Viterbi译码是卷积码的最佳译码算法,针对Viterbi译码器实现中资源消耗、译码速度、处理时延和结构等问题,通过对Viterbi译码算法及卷积码编码网格图特点的分析,提出一种在FPGA设计中,采用全并行结构、判决信息比特与路径信息向量同步存储以及路径度量最小量化的译码器优化实现方案.测试和试验结果表明,该方案与传统的译码算法相比,具有更高的速度、更低的时延和更简单的结构.
Viterbi譯碼是捲積碼的最佳譯碼算法,針對Viterbi譯碼器實現中資源消耗、譯碼速度、處理時延和結構等問題,通過對Viterbi譯碼算法及捲積碼編碼網格圖特點的分析,提齣一種在FPGA設計中,採用全併行結構、判決信息比特與路徑信息嚮量同步存儲以及路徑度量最小量化的譯碼器優化實現方案.測試和試驗結果錶明,該方案與傳統的譯碼算法相比,具有更高的速度、更低的時延和更簡單的結構.
Viterbi역마시권적마적최가역마산법,침대Viterbi역마기실현중자원소모、역마속도、처리시연화결구등문제,통과대Viterbi역마산법급권적마편마망격도특점적분석,제출일충재FPGA설계중,채용전병행결구、판결신식비특여로경신식향량동보존저이급로경도량최소양화적역마기우화실현방안.측시화시험결과표명,해방안여전통적역마산법상비,구유경고적속도、경저적시연화경간단적결구.
