仪表技术
儀錶技術
의표기술
2010年
1期
44-46
,共3页
可编程逻辑门阵列%FIR滤波器%DSP builder%IP core
可編程邏輯門陣列%FIR濾波器%DSP builder%IP core
가편정라집문진렬%FIR려파기%DSP builder%IP core
文章研究基于FPGA、采用分布式算法实现FIR滤波器的原理和方法,用DSP Builder设计了一个4阶FIR滤波器,并用QuartusII进行硬件仿真,仿真结果表明设计FIR滤波器的正确性.同时使用IP Core开发基于FPGA的FIR数字滤波器,利用现有的IP Core在FPGA器件上实现滤波器设计.
文章研究基于FPGA、採用分佈式算法實現FIR濾波器的原理和方法,用DSP Builder設計瞭一箇4階FIR濾波器,併用QuartusII進行硬件倣真,倣真結果錶明設計FIR濾波器的正確性.同時使用IP Core開髮基于FPGA的FIR數字濾波器,利用現有的IP Core在FPGA器件上實現濾波器設計.
문장연구기우FPGA、채용분포식산법실현FIR려파기적원리화방법,용DSP Builder설계료일개4계FIR려파기,병용QuartusII진행경건방진,방진결과표명설계FIR려파기적정학성.동시사용IP Core개발기우FPGA적FIR수자려파기,이용현유적IP Core재FPGA기건상실현려파기설계.