电子测试
電子測試
전자측시
ELECTRONIC TEST
2011年
7期
60-62
,共3页
李闯泽%张回园%李剑%张波涛
李闖澤%張迴園%李劍%張波濤
리틈택%장회완%리검%장파도
数字下变频%宽带接收机%可编程逻辑门阵列
數字下變頻%寬帶接收機%可編程邏輯門陣列
수자하변빈%관대접수궤%가편정라집문진렬
数字下变频是数字接收机中一个重要组成部分,实现将高速ADC转换后的数字信号进行抽取和滤波,得到低速的数字基带信号.针对传统模拟接收机系统带宽较窄,系统体积大,同时缺少灵活性的缺点,本文利用MATLAB的Simulink工具箱结合Altera公司的DspBuilder软件,仿真和设计了一体积较小(只需要一片FPGA)、可灵活配置的中频数字宽带接收机,并进行了FPGA的硬件实现.实验结果表明:设计的数字中频接收机具有系统带宽较宽,体积较小,可以进行灵活的配置,能满足不同的性能要求等优点.
數字下變頻是數字接收機中一箇重要組成部分,實現將高速ADC轉換後的數字信號進行抽取和濾波,得到低速的數字基帶信號.針對傳統模擬接收機繫統帶寬較窄,繫統體積大,同時缺少靈活性的缺點,本文利用MATLAB的Simulink工具箱結閤Altera公司的DspBuilder軟件,倣真和設計瞭一體積較小(隻需要一片FPGA)、可靈活配置的中頻數字寬帶接收機,併進行瞭FPGA的硬件實現.實驗結果錶明:設計的數字中頻接收機具有繫統帶寬較寬,體積較小,可以進行靈活的配置,能滿足不同的性能要求等優點.
수자하변빈시수자접수궤중일개중요조성부분,실현장고속ADC전환후적수자신호진행추취화려파,득도저속적수자기대신호.침대전통모의접수궤계통대관교착,계통체적대,동시결소령활성적결점,본문이용MATLAB적Simulink공구상결합Altera공사적DspBuilder연건,방진화설계료일체적교소(지수요일편FPGA)、가령활배치적중빈수자관대접수궤,병진행료FPGA적경건실현.실험결과표명:설계적수자중빈접수궤구유계통대관교관,체적교소,가이진행령활적배치,능만족불동적성능요구등우점.
