微电子学
微電子學
미전자학
MICROELECTRONICS
2011年
6期
775-779
,共5页
田欢欢%刘振宇%谢小娟%李志强%吴茹菲%张海英
田歡歡%劉振宇%謝小娟%李誌彊%吳茹菲%張海英
전환환%류진우%사소연%리지강%오여비%장해영
数字控制振荡器%LC谐振%LC振荡器%仿真模型
數字控製振盪器%LC諧振%LC振盪器%倣真模型
수자공제진탕기%LC해진%LC진탕기%방진모형
采用0.18 μm CMOS六层金属工艺,利用带中心抽头的对称螺旋电感和新型电容调谐阵列构成的LC谐振回路,设计并实现了一种低功耗低相位噪声的数字控制振荡器(DCO).流片测试结果表明,相位噪声在1 MHz偏移频率处为-119.77 dBc/Hz.电路采用1.8V电源供电,消耗约4.9mA电流,当电源电压降到1.6V时,消耗约4.1 mA的核心电路电流,此时,相位噪声在1 MHz频偏处仍达到-119.1 dBc/Hz.为了提高全数字锁相环设计效率,采用硬件描述语言,构建了一种适用于全数字锁相环的仿真模型.该模型能大大缩短早期系统级架构选择和算法级行为验证的时间.
採用0.18 μm CMOS六層金屬工藝,利用帶中心抽頭的對稱螺鏇電感和新型電容調諧陣列構成的LC諧振迴路,設計併實現瞭一種低功耗低相位譟聲的數字控製振盪器(DCO).流片測試結果錶明,相位譟聲在1 MHz偏移頻率處為-119.77 dBc/Hz.電路採用1.8V電源供電,消耗約4.9mA電流,噹電源電壓降到1.6V時,消耗約4.1 mA的覈心電路電流,此時,相位譟聲在1 MHz頻偏處仍達到-119.1 dBc/Hz.為瞭提高全數字鎖相環設計效率,採用硬件描述語言,構建瞭一種適用于全數字鎖相環的倣真模型.該模型能大大縮短早期繫統級架構選擇和算法級行為驗證的時間.
채용0.18 μm CMOS륙층금속공예,이용대중심추두적대칭라선전감화신형전용조해진렬구성적LC해진회로,설계병실현료일충저공모저상위조성적수자공제진탕기(DCO).류편측시결과표명,상위조성재1 MHz편이빈솔처위-119.77 dBc/Hz.전로채용1.8V전원공전,소모약4.9mA전류,당전원전압강도1.6V시,소모약4.1 mA적핵심전로전류,차시,상위조성재1 MHz빈편처잉체도-119.1 dBc/Hz.위료제고전수자쇄상배설계효솔,채용경건묘술어언,구건료일충괄용우전수자쇄상배적방진모형.해모형능대대축단조기계통급가구선택화산법급행위험증적시간.
