微电子学与计算机
微電子學與計算機
미전자학여계산궤
MICROELECTRONICS & COMPUTER
2004年
3期
92-96
,共5页
周昔平%高德远%樊晓桠%荆元利%沈戈
週昔平%高德遠%樊曉椏%荊元利%瀋戈
주석평%고덕원%번효아%형원리%침과
乘累加器%压缩单元%舍入%微系统结构
乘纍加器%壓縮單元%捨入%微繫統結構
승루가기%압축단원%사입%미계통결구
Multiplier/Accumulator%Compressor Cell%Rounding%Micro-architecture
在实际的高性能定点数字信号处理器(DSP)设计过程中,往往需要设计一个功能复杂的乘累加器.也就是说,乘累加器不光是要同时完成通常所见的带符号数和无符号数的乘加及乘减运算,而且还需要同时完成整数乘加和小数乘加运算,无偏差的舍入运算,饱和等功能.另外,为了解决DSP中数据相关的问题,往往要求乘累加器在单拍完成所有的这些运算,因此很难找到一个高速度低成本的实现方案.文章首先给出了通常的高性能定点DSP中乘累加器所需要完成的功能需求,然后提出并实现了一个16位高性能乘累加器,将其所需要完成的上述各种功能巧妙地整合起来在单拍内完成,而完成所有上述功能只需要3级4:2压缩和一次超前进位的加法运算.该乘累加器采用035μm工艺实现,已经嵌入到数字信号处理器中并已经成功应用于实际的工程项目.
在實際的高性能定點數字信號處理器(DSP)設計過程中,往往需要設計一箇功能複雜的乘纍加器.也就是說,乘纍加器不光是要同時完成通常所見的帶符號數和無符號數的乘加及乘減運算,而且還需要同時完成整數乘加和小數乘加運算,無偏差的捨入運算,飽和等功能.另外,為瞭解決DSP中數據相關的問題,往往要求乘纍加器在單拍完成所有的這些運算,因此很難找到一箇高速度低成本的實現方案.文章首先給齣瞭通常的高性能定點DSP中乘纍加器所需要完成的功能需求,然後提齣併實現瞭一箇16位高性能乘纍加器,將其所需要完成的上述各種功能巧妙地整閤起來在單拍內完成,而完成所有上述功能隻需要3級4:2壓縮和一次超前進位的加法運算.該乘纍加器採用035μm工藝實現,已經嵌入到數字信號處理器中併已經成功應用于實際的工程項目.
재실제적고성능정점수자신호처리기(DSP)설계과정중,왕왕수요설계일개공능복잡적승루가기.야취시설,승루가기불광시요동시완성통상소견적대부호수화무부호수적승가급승감운산,이차환수요동시완성정수승가화소수승가운산,무편차적사입운산,포화등공능.령외,위료해결DSP중수거상관적문제,왕왕요구승루가기재단박완성소유적저사운산,인차흔난조도일개고속도저성본적실현방안.문장수선급출료통상적고성능정점DSP중승루가기소수요완성적공능수구,연후제출병실현료일개16위고성능승루가기,장기소수요완성적상술각충공능교묘지정합기래재단박내완성,이완성소유상술공능지수요3급4:2압축화일차초전진위적가법운산.해승루가기채용035μm공예실현,이경감입도수자신호처리기중병이경성공응용우실제적공정항목.
Usually we need to design a complex multiplier/accumulator(MAC) fora digital signal processor,and we have to implementmany functions for the MAC in the DSP design.Not only we need to deal with the usual signed and unsigned unmbers simultaneously,but solve the rounding,saturation,fraction and integer mode muliplication simulaneously.So it's difficult to find a high performance but low cost solutionl.This paper gives analysis for a general specification fo the complicated multiply accumulator.It's high performance but low cost solution for MAC.