电子设计工程
電子設計工程
전자설계공정
ELECTRONIC DESIGN ENGINEERING
2010年
4期
88-90,96
,共4页
FPGA%异步FIFO%有限状态机%液晶显示模块
FPGA%異步FIFO%有限狀態機%液晶顯示模塊
FPGA%이보FIFO%유한상태궤%액정현시모괴
为了解决CPU处理速度快,而液晶显示模块处理速度慢的矛盾,提高系统的运行的速度.利用FPGA以及异步FIFO的IP核实现液晶显示接口,在CPU和液晶模块之间建立一个FIFO缓冲区.同时根据液晶模块控制的流程设计了一个有限状态机,对液晶的数据命令信号进行控制,满足液晶模块读写的时序,实现了液晶模块控制命令以及显示数据的正确写入.测试结果表明,整个接口设计实现方式简单,可靠.
為瞭解決CPU處理速度快,而液晶顯示模塊處理速度慢的矛盾,提高繫統的運行的速度.利用FPGA以及異步FIFO的IP覈實現液晶顯示接口,在CPU和液晶模塊之間建立一箇FIFO緩遲區.同時根據液晶模塊控製的流程設計瞭一箇有限狀態機,對液晶的數據命令信號進行控製,滿足液晶模塊讀寫的時序,實現瞭液晶模塊控製命令以及顯示數據的正確寫入.測試結果錶明,整箇接口設計實現方式簡單,可靠.
위료해결CPU처리속도쾌,이액정현시모괴처리속도만적모순,제고계통적운행적속도.이용FPGA이급이보FIFO적IP핵실현액정현시접구,재CPU화액정모괴지간건립일개FIFO완충구.동시근거액정모괴공제적류정설계료일개유한상태궤,대액정적수거명령신호진행공제,만족액정모괴독사적시서,실현료액정모괴공제명령이급현시수거적정학사입.측시결과표명,정개접구설계실현방식간단,가고.
