计算机工程
計算機工程
계산궤공정
COMPUTER ENGINEERING
2011年
13期
13-16
,共4页
段欣%陈利光%王健%来金梅%鲍丽春
段訢%陳利光%王健%來金梅%鮑麗春
단흔%진리광%왕건%래금매%포려춘
可编程系统芯片%FPGA接口%硬件加速器%验证平台
可編程繫統芯片%FPGA接口%硬件加速器%驗證平檯
가편정계통심편%FPGA접구%경건가속기%험증평태
针对FPGA IP核在可进化可编程系统芯片(Sops)中嵌入时存在FPGA IP核端口时序控制和位流下载的问题,实现一种适用于可进化Sopc芯片的FPGA接口.该FPGA接口使用异步FIFO、双口RAM的结构和可扩展的读/写命令传输方式来实现FPGA IP核与系统的异步通信.嵌入式CPU可以通过FPGA接口实现FPGA IP核的片内位流配置.FPGA接口中的硬件随机数发生器实现进化算法的硬件加速.使用自动验证平台与FPGA原型验证平台对FPGA接口进行验证来实现验证的收敛.测试结果表明,FPGA接口成功实现了嵌入式CPU与FPGA IP核的通信,完成芯片内的进化.
針對FPGA IP覈在可進化可編程繫統芯片(Sops)中嵌入時存在FPGA IP覈耑口時序控製和位流下載的問題,實現一種適用于可進化Sopc芯片的FPGA接口.該FPGA接口使用異步FIFO、雙口RAM的結構和可擴展的讀/寫命令傳輸方式來實現FPGA IP覈與繫統的異步通信.嵌入式CPU可以通過FPGA接口實現FPGA IP覈的片內位流配置.FPGA接口中的硬件隨機數髮生器實現進化算法的硬件加速.使用自動驗證平檯與FPGA原型驗證平檯對FPGA接口進行驗證來實現驗證的收斂.測試結果錶明,FPGA接口成功實現瞭嵌入式CPU與FPGA IP覈的通信,完成芯片內的進化.
침대FPGA IP핵재가진화가편정계통심편(Sops)중감입시존재FPGA IP핵단구시서공제화위류하재적문제,실현일충괄용우가진화Sopc심편적FPGA접구.해FPGA접구사용이보FIFO、쌍구RAM적결구화가확전적독/사명령전수방식래실현FPGA IP핵여계통적이보통신.감입식CPU가이통과FPGA접구실현FPGA IP핵적편내위류배치.FPGA접구중적경건수궤수발생기실현진화산법적경건가속.사용자동험증평태여FPGA원형험증평태대FPGA접구진행험증래실현험증적수렴.측시결과표명,FPGA접구성공실현료감입식CPU여FPGA IP핵적통신,완성심편내적진화.
