价值工程
價值工程
개치공정
VALUE ENGINEERING
2012年
15期
45
,共1页
Verilog HDL%FPGA%分频器%任意占空比
Verilog HDL%FPGA%分頻器%任意佔空比
Verilog HDL%FPGA%분빈기%임의점공비
在基于FPGA的中频电源的数字逻辑电路的设计中,常会遇到不同频率的信号,而系统自身的震荡源往往不能满足设计者的要求.本文给出了一种能实现任意占空比任意整数的分频方法,并以5000分频为例,介绍了在QUARTUSⅡ9.0软件下,用Verilog HDL硬件描述语言设计FPGA的分频器.程序通过QUARTUSⅡ9.0仿真和测试,实验结果满足设计要求.
在基于FPGA的中頻電源的數字邏輯電路的設計中,常會遇到不同頻率的信號,而繫統自身的震盪源往往不能滿足設計者的要求.本文給齣瞭一種能實現任意佔空比任意整數的分頻方法,併以5000分頻為例,介紹瞭在QUARTUSⅡ9.0軟件下,用Verilog HDL硬件描述語言設計FPGA的分頻器.程序通過QUARTUSⅡ9.0倣真和測試,實驗結果滿足設計要求.
재기우FPGA적중빈전원적수자라집전로적설계중,상회우도불동빈솔적신호,이계통자신적진탕원왕왕불능만족설계자적요구.본문급출료일충능실현임의점공비임의정수적분빈방법,병이5000분빈위례,개소료재QUARTUSⅡ9.0연건하,용Verilog HDL경건묘술어언설계FPGA적분빈기.정서통과QUARTUSⅡ9.0방진화측시,실험결과만족설계요구.
