电子测试
電子測試
전자측시
ELECTRONIC TEST
2011年
11期
13-16
,共4页
自动测试向量生成%时序例外路径%全速测试%芯片良率
自動測試嚮量生成%時序例外路徑%全速測試%芯片良率
자동측시향량생성%시서예외로경%전속측시%심편량솔
ATPG%timing path exception%at-speed test%product quality
全速测试（at-speed ATPG）是现代电子设计中必需的一个重要环节。然而由于在做ATPG时,时序信息不完整,所以某些全速测试的向量会激活一些实际系统中不需要那么快时钟速度的路径,这样就会使得这些向量在芯片量产测试中无法通过,导致芯片良率的降低,而这些降低却是由测试的失误造成的。本文主要解释了时序例外路径（timing path exception）在全速自动测试向量生成（at-speed ATPG）中的重要性,以及如何使用时序例外防止芯片良率降低的误发生,并且结合工作中的实际项目对旧的处理时序例外的方法和新方法做了比较,结果证明采用新方法可以使测试向量的覆盖率增加,被屏蔽的测试单元减少。
全速測試（at-speed ATPG）是現代電子設計中必需的一箇重要環節。然而由于在做ATPG時,時序信息不完整,所以某些全速測試的嚮量會激活一些實際繫統中不需要那麽快時鐘速度的路徑,這樣就會使得這些嚮量在芯片量產測試中無法通過,導緻芯片良率的降低,而這些降低卻是由測試的失誤造成的。本文主要解釋瞭時序例外路徑（timing path exception）在全速自動測試嚮量生成（at-speed ATPG）中的重要性,以及如何使用時序例外防止芯片良率降低的誤髮生,併且結閤工作中的實際項目對舊的處理時序例外的方法和新方法做瞭比較,結果證明採用新方法可以使測試嚮量的覆蓋率增加,被屏蔽的測試單元減少。
전속측시（at-speed ATPG）시현대전자설계중필수적일개중요배절。연이유우재주ATPG시,시서신식불완정,소이모사전속측시적향량회격활일사실제계통중불수요나요쾌시종속도적로경,저양취회사득저사향량재심편양산측시중무법통과,도치심편량솔적강저,이저사강저각시유측시적실오조성적。본문주요해석료시서예외로경（timing path exception）재전속자동측시향량생성（at-speed ATPG）중적중요성,이급여하사용시서예외방지심편량솔강저적오발생,병차결합공작중적실제항목대구적처리시서예외적방법화신방법주료비교,결과증명채용신방법가이사측시향량적복개솔증가,피병폐적측시단원감소。
The high clock speeds and small geometry sizes found in today’s integrated circuits have led to an increase in speed related defects, so more and more companies have turned to at-speed test techniques to help ensure high test and product quality. Due to incomplete timing information during Automatic Test Pattern Generation （ATPG）, it is possible that some at-speed patterns may activate paths which are not required to meet system speed, and these patterns may fail during production test. This paper explains the importance of using the timing path exceptions during ATPG and compare previous methods of handling these paths to a new method that provides higher test and product quality.
