微电子学
微電子學
미전자학
MICROELECTRONICS
2006年
6期
718-721,728
,共5页
梅魁志%黄畅%曾强%吴奇
梅魁誌%黃暢%曾彊%吳奇
매괴지%황창%증강%오기
EPP%IP核%验证%JPEG2000编码器%数字视频解码器
EPP%IP覈%驗證%JPEG2000編碼器%數字視頻解碼器
EPP%IP핵%험증%JPEG2000편마기%수자시빈해마기
增强型并口(EPP)是一种PC机与外设之间简单而可靠的通讯手段.文章使用硬件描述语言Verilog,实现了基于该协议数据读写规范的EPP上传和下载IP核设计,以标准的同步FIFO接口,为FPGA原型与PC机提供实时芯片验证的中间输出和测试矢量输入.并以JPEG2000编码芯片和数字视频解码芯片的验证实例,说明了该IP核在复杂芯片设计的实时验证中的有效应用.
增彊型併口(EPP)是一種PC機與外設之間簡單而可靠的通訊手段.文章使用硬件描述語言Verilog,實現瞭基于該協議數據讀寫規範的EPP上傳和下載IP覈設計,以標準的同步FIFO接口,為FPGA原型與PC機提供實時芯片驗證的中間輸齣和測試矢量輸入.併以JPEG2000編碼芯片和數字視頻解碼芯片的驗證實例,說明瞭該IP覈在複雜芯片設計的實時驗證中的有效應用.
증강형병구(EPP)시일충PC궤여외설지간간단이가고적통신수단.문장사용경건묘술어언Verilog,실현료기우해협의수거독사규범적EPP상전화하재IP핵설계,이표준적동보FIFO접구,위FPGA원형여PC궤제공실시심편험증적중간수출화측시시량수입.병이JPEG2000편마심편화수자시빈해마심편적험증실례,설명료해IP핵재복잡심편설계적실시험증중적유효응용.
