小型微型计算机系统
小型微型計算機繫統
소형미형계산궤계통
MINI-MICRO SYSTEMS
2012年
3期
576-581
,共6页
程桂花%罗永龙%齐学梅%左开中
程桂花%囉永龍%齊學梅%左開中
정계화%라영룡%제학매%좌개중
AES算法%模逆运算%可逆S盒%费马定理%硬件设计
AES算法%模逆運算%可逆S盒%費馬定理%硬件設計
AES산법%모역운산%가역S합%비마정리%경건설계
AES中S盒是一个非线性的字节代替变换,在AES算法中占有较大的比重,也是整个AES加解密硬件实现的关键模块.分析基于费马定理的正逆S盒算法原理及特点,使用Verilog HDL设计可逆S盒电路,通过FPGA实现正逆S盒运算.电路引入可装配的流水线结构,设计一种小规模、快速的可逆S盒运算电路,既可实现正S盒运算,又可实现逆S盒运算,加速S盒运算的过程,减小AES加解密电路的规模,对AES算法的硬件实现具有实际价值.
AES中S盒是一箇非線性的字節代替變換,在AES算法中佔有較大的比重,也是整箇AES加解密硬件實現的關鍵模塊.分析基于費馬定理的正逆S盒算法原理及特點,使用Verilog HDL設計可逆S盒電路,通過FPGA實現正逆S盒運算.電路引入可裝配的流水線結構,設計一種小規模、快速的可逆S盒運算電路,既可實現正S盒運算,又可實現逆S盒運算,加速S盒運算的過程,減小AES加解密電路的規模,對AES算法的硬件實現具有實際價值.
AES중S합시일개비선성적자절대체변환,재AES산법중점유교대적비중,야시정개AES가해밀경건실현적관건모괴.분석기우비마정리적정역S합산법원리급특점,사용Verilog HDL설계가역S합전로,통과FPGA실현정역S합운산.전로인입가장배적류수선결구,설계일충소규모、쾌속적가역S합운산전로,기가실현정S합운산,우가실현역S합운산,가속S합운산적과정,감소AES가해밀전로적규모,대AES산법적경건실현구유실제개치.
