电子学报
電子學報
전자학보
ACTA ELECTRONICA SINICA
2004年
8期
1256-1259
,共4页
组合电路%低功耗设计%信息熵
組閤電路%低功耗設計%信息熵
조합전로%저공모설계%신식적
基于信息熵的复杂度分析方法是在VLSI设计流程的高层次抽象阶段对组合逻辑电路功耗和面积进行分析估计的可行方法之一.本文通过提出新的利用翻转信息熵进行电路实现面积和功耗估计的理论方法,改善了面积和功耗估计精度.大量基于随机电路和BENCHMARK电路的实验结果表明,上述方法能够使面积和功耗估计的相对误差分别降低24.3% (从12.74%到9.65%)和15.4% (从13.67%到11.57%).
基于信息熵的複雜度分析方法是在VLSI設計流程的高層次抽象階段對組閤邏輯電路功耗和麵積進行分析估計的可行方法之一.本文通過提齣新的利用翻轉信息熵進行電路實現麵積和功耗估計的理論方法,改善瞭麵積和功耗估計精度.大量基于隨機電路和BENCHMARK電路的實驗結果錶明,上述方法能夠使麵積和功耗估計的相對誤差分彆降低24.3% (從12.74%到9.65%)和15.4% (從13.67%到11.57%).
기우신식적적복잡도분석방법시재VLSI설계류정적고층차추상계단대조합라집전로공모화면적진행분석고계적가행방법지일.본문통과제출신적이용번전신식적진행전로실현면적화공모고계적이론방법,개선료면적화공모고계정도.대량기우수궤전로화BENCHMARK전로적실험결과표명,상술방법능구사면적화공모고계적상대오차분별강저24.3% (종12.74%도9.65%)화15.4% (종13.67%도11.57%).
