计算机工程与应用
計算機工程與應用
계산궤공정여응용
COMPUTER ENGINEERING AND APPLICATIONS
2012年
14期
63-67,157
,共6页
张作舟%王颖%周学功%王伶俐%童家榕
張作舟%王穎%週學功%王伶俐%童傢榕
장작주%왕영%주학공%왕령리%동가용
装箱%电路改写%标准功能电路%现场可编程门阵列
裝箱%電路改寫%標準功能電路%現場可編程門陣列
장상%전로개사%표준공능전로%현장가편정문진렬
设计了一种电路改写指令系统,并在CSPack算法的基础上提出了一种新的FPGA装箱方法Dup-Pack.Dup-Pack只需要改动指令流描述文件,就能实现对不同FPGA芯片的装箱.该方法采用将用户电路网表中的衍生逻辑单元替换为标准逻辑单元,再对标准逻辑单元进行装箱的方式,在实现高级逻辑功能装箱的情况下减少了样本电路总数.实验结果表明Dup-Pack的装箱结果相比较于T-VPack可减少11.26％的面积,在完成相同逻辑功能的情况下,较传统CSPack装箱速度提升2.77倍.
設計瞭一種電路改寫指令繫統,併在CSPack算法的基礎上提齣瞭一種新的FPGA裝箱方法Dup-Pack.Dup-Pack隻需要改動指令流描述文件,就能實現對不同FPGA芯片的裝箱.該方法採用將用戶電路網錶中的衍生邏輯單元替換為標準邏輯單元,再對標準邏輯單元進行裝箱的方式,在實現高級邏輯功能裝箱的情況下減少瞭樣本電路總數.實驗結果錶明Dup-Pack的裝箱結果相比較于T-VPack可減少11.26％的麵積,在完成相同邏輯功能的情況下,較傳統CSPack裝箱速度提升2.77倍.
설계료일충전로개사지령계통,병재CSPack산법적기출상제출료일충신적FPGA장상방법Dup-Pack.Dup-Pack지수요개동지령류묘술문건,취능실현대불동FPGA심편적장상.해방법채용장용호전로망표중적연생라집단원체환위표준라집단원,재대표준라집단원진행장상적방식,재실현고급라집공능장상적정황하감소료양본전로총수.실험결과표명Dup-Pack적장상결과상비교우T-VPack가감소11.26％적면적,재완성상동라집공능적정황하,교전통CSPack장상속도제승2.77배.
