北京理工大学学报
北京理工大學學報
북경리공대학학보
JOURNAL OF BEIJING INSTITUTE OF TECHNOLOGY
2008年
9期
813-816,821
,共5页
范光荣%王华%夏添琦%匡镜明
範光榮%王華%夏添琦%劻鏡明
범광영%왕화%하첨기%광경명
DVB-S2标准%低密度奇偶校验(LDPC)码%编码器%现场可编程门阵列(FPGA)
DVB-S2標準%低密度奇偶校驗(LDPC)碼%編碼器%現場可編程門陣列(FPGA)
DVB-S2표준%저밀도기우교험(LDPC)마%편마기%현장가편정문진렬(FPGA)
针对DVB-S2标准中的低密度奇偶校验(LDPC)码,提出了一种LDPC编码器设计结构. 该结构巧妙地利用了输入数据的随机特性,显著降低了计算电路的功耗. 在此基础上,提出了两路并行的编码器设计方法,将编码器可处理的信息速率提高到原来的2倍. 在现场可编程门阵列(FPGA) XC4VLX25-10SF363上实现了两路并行的多码率LDPC编码器. 经实验测试表明,编码器工作稳定,处理速率高达328Mbit/s,可满足同步数字传输体系(SDH)高速传输的应用需求,同时,该编码器具有通用性,经过重新配置可实现具有类似校验矩阵的LDPC编码.
針對DVB-S2標準中的低密度奇偶校驗(LDPC)碼,提齣瞭一種LDPC編碼器設計結構. 該結構巧妙地利用瞭輸入數據的隨機特性,顯著降低瞭計算電路的功耗. 在此基礎上,提齣瞭兩路併行的編碼器設計方法,將編碼器可處理的信息速率提高到原來的2倍. 在現場可編程門陣列(FPGA) XC4VLX25-10SF363上實現瞭兩路併行的多碼率LDPC編碼器. 經實驗測試錶明,編碼器工作穩定,處理速率高達328Mbit/s,可滿足同步數字傳輸體繫(SDH)高速傳輸的應用需求,同時,該編碼器具有通用性,經過重新配置可實現具有類似校驗矩陣的LDPC編碼.
침대DVB-S2표준중적저밀도기우교험(LDPC)마,제출료일충LDPC편마기설계결구. 해결구교묘지이용료수입수거적수궤특성,현저강저료계산전로적공모. 재차기출상,제출료량로병행적편마기설계방법,장편마기가처리적신식속솔제고도원래적2배. 재현장가편정문진렬(FPGA) XC4VLX25-10SF363상실현료량로병행적다마솔LDPC편마기. 경실험측시표명,편마기공작은정,처리속솔고체328Mbit/s,가만족동보수자전수체계(SDH)고속전수적응용수구,동시,해편마기구유통용성,경과중신배치가실현구유유사교험구진적LDPC편마.
