基于Verilog HDL的AD7685采样控制器的设计
기우Verilog HDL적AD7685채양공제기적설계
Design of AD7685 Sampling Controller Based on Verilog HDL
  • 万方数据
    自动化技术与应用 자동화기술여응용
    TECHNIQUES OF AUTOMATION AND APPLICATIONS
    2011年 1期 89-92 ,共4页

    高培金%穆桂脂%陈元勇

    고배금%목계지%진원용

    AD7685%Verilog HDL%Quartus Ⅱ%FPGA AD7685%Verilog HDL%Quartus Ⅱ%FPGA
    AD7685%Verilog HDL%Quartus Ⅱ%FPGA
    针对高速模/数转换器件采用单片机控制存在的问题,结合AD7685的工作原理,采用FPGA控制A/D转换器工作,利用Verilog HDL硬件描述语言采用自顶向下的开发模式设计了AD7685采样控制器,并调用FPGA内部逻辑资源搭建而成的FIFO做为缓存.文中介绍了如何生成FIFO宏模块及其调用方法,同时给出了部分程序代码及采样控制电路在QuartusⅡ软件下的仿真结果,并通过Alter公司的FPGA器件EP1C6Q144C8和GW48 EDA教学试验系统来实现A/D采集控制器.实践证明设计的电路能够稳定、可靠的工作.本设计可用于高速应用领域和实时监控及数据采集等方面.
    침대고속모/수전환기건채용단편궤공제존재적문제,결합AD7685적공작원리,채용FPGA공제A/D전환기공작,이용Verilog HDL경건묘술어언채용자정향하적개발모식설계료AD7685채양공제기,병조용FPGA내부라집자원탑건이성적FIFO주위완존.문중개소료여하생성FIFO굉모괴급기조용방법,동시급출료부분정서대마급채양공제전로재QuartusⅡ연건하적방진결과,병통과Alter공사적FPGA기건EP1C6Q144C8화GW48 EDA교학시험계통래실현A/D채집공제기.실천증명설계적전로능구은정、가고적공작.본설계가용우고속응용영역화실시감공급수거채집등방면.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문