微电子学
微電子學
미전자학
MICROELECTRONICS
2010年
4期
503-505
,共3页
A/D转换器%采样保持电路%增益提高运算放大器%自举开关
A/D轉換器%採樣保持電路%增益提高運算放大器%自舉開關
A/D전환기%채양보지전로%증익제고운산방대기%자거개관
对采样保持电路进行研究,对增益提高的运算放大器进行2阶系统模拟,得到最佳设计参数;提出一种栅压自举开关电路结构;设计了一个用于12位50 MHz流水线A/D转换器的采样保持电路.采用SMIC 0.35 μm混合CMOS工艺,对整个A/D转换器进行实现.测试结果表明,采样保持电路完全满足设计要求.
對採樣保持電路進行研究,對增益提高的運算放大器進行2階繫統模擬,得到最佳設計參數;提齣一種柵壓自舉開關電路結構;設計瞭一箇用于12位50 MHz流水線A/D轉換器的採樣保持電路.採用SMIC 0.35 μm混閤CMOS工藝,對整箇A/D轉換器進行實現.測試結果錶明,採樣保持電路完全滿足設計要求.
대채양보지전로진행연구,대증익제고적운산방대기진행2계계통모의,득도최가설계삼수;제출일충책압자거개관전로결구;설계료일개용우12위50 MHz류수선A/D전환기적채양보지전로.채용SMIC 0.35 μm혼합CMOS공예,대정개A/D전환기진행실현.측시결과표명,채양보지전로완전만족설계요구.
