数字锁相环位同步器及其FPGA设计
수자쇄상배위동보기급기FPGA설계
A Bit Synchronizer with DPLL and its FPGA Implement
  • 万方数据
    微处理机 미처리궤
    MICROPROCESSORS
    2007年 5期 1-3,6 ,共4页

    陈良灏%韩啸

    진량호%한소

    数字锁相环%位同步器%现场可编程门阵列%VHDL硬件描述语言 數字鎖相環%位同步器%現場可編程門陣列%VHDL硬件描述語言
    수자쇄상배%위동보기%현장가편정문진렬%VHDL경건묘술어언
    首先详细介绍了超前滞后型数字锁相环从位流数据中恢复出位时钟的原理,分析了其结构参数对于环路性能的影响并加以改进,最后在FPGA中利用VHDL语言实现.仿真结果表明,设计的方案对于受到干扰的基带数据可以稳定、快速锁定.
    수선상세개소료초전체후형수자쇄상배종위류수거중회복출위시종적원리,분석료기결구삼수대우배로성능적영향병가이개진,최후재FPGA중이용VHDL어언실현.방진결과표명,설계적방안대우수도간우적기대수거가이은정、쾌속쇄정.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문