电子工程师
電子工程師
전자공정사
ELECTRONIC ENGINEER
2007年
10期
24-25
,共2页
数字相关器%VHDL%帧同步字
數字相關器%VHDL%幀同步字
수자상관기%VHDL%정동보자
利用VHDL(甚高速集成电路硬件描述语言)对硬件进行设计可简化电路设计工作.在数字通信的数据传输过程中,需要保持数据在传输过程中的同步,因此要在数据传输过程中插入帧同步字并用数字相关器对帧同步字进行检测,从而有效地避免发送数据与接收数据在传输过程中出现的异步问题.以10交叉码作为帧同步字的主要格式,基于FPGA进行了数字相关器的VHDL设计.
利用VHDL(甚高速集成電路硬件描述語言)對硬件進行設計可簡化電路設計工作.在數字通信的數據傳輸過程中,需要保持數據在傳輸過程中的同步,因此要在數據傳輸過程中插入幀同步字併用數字相關器對幀同步字進行檢測,從而有效地避免髮送數據與接收數據在傳輸過程中齣現的異步問題.以10交扠碼作為幀同步字的主要格式,基于FPGA進行瞭數字相關器的VHDL設計.
이용VHDL(심고속집성전로경건묘술어언)대경건진행설계가간화전로설계공작.재수자통신적수거전수과정중,수요보지수거재전수과정중적동보,인차요재수거전수과정중삽입정동보자병용수자상관기대정동보자진행검측,종이유효지피면발송수거여접수수거재전수과정중출현적이보문제.이10교차마작위정동보자적주요격식,기우FPGA진행료수자상관기적VHDL설계.
