国外电子元器件
國外電子元器件
국외전자원기건
INTERNATIONAL ELECTRONIC ELEMENTS
2007年
1期
16-19,23
,共5页
余炽业%宋跃%胡升平%张志坚%杜应彪
餘熾業%宋躍%鬍升平%張誌堅%杜應彪
여치업%송약%호승평%장지견%두응표
信号输入法%DDS信号源%FPGA%分段分频%可视化
信號輸入法%DDS信號源%FPGA%分段分頻%可視化
신호수입법%DDS신호원%FPGA%분단분빈%가시화
以FPGA为核心,TFT实现图形与菜单界面,USB1.1与Delphi7.0完成与上位机接口及图形操作界面,对低频段采用时钟分段分频法,在MCU的控制下实现DDS低频高精度双通道±8 V,0.01 Hz～10 MHz正弦波等常规波形外,还能输出数码流、调制信号、随机噪声、扫频信号及时域/频域自定义波形,信号参数均可步进在线可调.实验表明该设计是行之有效的,在介绍系统设计思想的同时,重点讲述FPGA设计、信号输入方法及提高低频段时域精度的措施等.
以FPGA為覈心,TFT實現圖形與菜單界麵,USB1.1與Delphi7.0完成與上位機接口及圖形操作界麵,對低頻段採用時鐘分段分頻法,在MCU的控製下實現DDS低頻高精度雙通道±8 V,0.01 Hz～10 MHz正絃波等常規波形外,還能輸齣數碼流、調製信號、隨機譟聲、掃頻信號及時域/頻域自定義波形,信號參數均可步進在線可調.實驗錶明該設計是行之有效的,在介紹繫統設計思想的同時,重點講述FPGA設計、信號輸入方法及提高低頻段時域精度的措施等.
이FPGA위핵심,TFT실현도형여채단계면,USB1.1여Delphi7.0완성여상위궤접구급도형조작계면,대저빈단채용시종분단분빈법,재MCU적공제하실현DDS저빈고정도쌍통도±8 V,0.01 Hz～10 MHz정현파등상규파형외,환능수출수마류、조제신호、수궤조성、소빈신호급시역/빈역자정의파형,신호삼수균가보진재선가조.실험표명해설계시행지유효적,재개소계통설계사상적동시,중점강술FPGA설계、신호수입방법급제고저빈단시역정도적조시등.
