基于FPGA的高速并行Viterbi译码器的设计与实现
기우FPGA적고속병행Viterbi역마기적설계여실현
The design and realization of high speed and parallel Viterbi decoder based on FPGA
  • 万方数据
    电子技术应用 전자기술응용
    APPLICATION OF ELECTRONIC TECHNIQUE
    2007年 1期 30-32 ,共3页

    童琦%何洪路%吴明森

    동기%하홍로%오명삼

    Viterbi%译码%路径值%回溯 Viterbi%譯碼%路徑值%迴溯
    Viterbi%역마%로경치%회소
    针对319卷积编码,提出一种Viterbi译码器的FPGA实现方案.该方案兼顾了资源消耗和译码效率,通过有效的时钟和存储介质复用,实现了高速并行的译码功能,并利用Verilog语言在Xilinx ISE 6.2中进行了建模仿真和综合实现.
    침대319권적편마,제출일충Viterbi역마기적FPGA실현방안.해방안겸고료자원소모화역마효솔,통과유효적시종화존저개질복용,실현료고속병행적역마공능,병이용Verilog어언재Xilinx ISE 6.2중진행료건모방진화종합실현.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문