基于双核Nios Ⅱ系统的数字预失真器设计
기우쌍핵Nios Ⅱ계통적수자예실진기설계
A digital predistorter based on the dual core Nios Ⅱ system
  • 万方数据
    电子技术应用 전자기술응용
    APPLICATION OF ELECTRONIC TECHNIQUE
    2012年 6期 10-12 ,共3页

    曾德军%石栋元%李金政%夏威%何子述

    증덕군%석동원%리금정%하위%하자술

    FPGA数字预失真器(DPD)%功率放大器(PA)%片上可编程系统(SoPC)%双核Nios Ⅱ%并行递归最小二乘(RLS)算法 FPGA數字預失真器(DPD)%功率放大器(PA)%片上可編程繫統(SoPC)%雙覈Nios Ⅱ%併行遞歸最小二乘(RLS)算法
    FPGA수자예실진기(DPD)%공솔방대기(PA)%편상가편정계통(SoPC)%쌍핵Nios Ⅱ%병행체귀최소이승(RLS)산법
    设计了一种基于双核Nios Ⅱ系统的数字预失真器(DPD).在FPGA中构建多查找表结构,实现了基于记忆多项式模型的DPD；采用双核处理器完成并行RLS算法处理,保证了DPD模型参数提取过程的执行效率.实验结果证明,该系统能够对功放的非线性进行较好补偿.
    설계료일충기우쌍핵Nios Ⅱ계통적수자예실진기(DPD).재FPGA중구건다사조표결구,실현료기우기억다항식모형적DPD；채용쌍핵처리기완성병행RLS산법처리,보증료DPD모형삼수제취과정적집행효솔.실험결과증명,해계통능구대공방적비선성진행교호보상.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문