计算机研究与发展
計算機研究與髮展
계산궤연구여발전
JOURNAL OF COMPUTER RESEARCH AND DEVELOPMENT
2008年
6期
1093-1098
,共6页
动态电压缩放%处理器%运行程序段%低功耗%时钟频率
動態電壓縮放%處理器%運行程序段%低功耗%時鐘頻率
동태전압축방%처리기%운행정서단%저공모%시종빈솔
动态电压缩放技术是一种能有效优化处理器能耗的方法,它允许处理器在运行时动态地改变其时钟频率和供电电压.针对处理器提出了一种基于程序段的动态电压缩放算法PBVSA,该算法使用建立在指令工作集签名基础上的程序段监测状态机来判断程序段是否发生变化,并作出CPU电压和频率调整决定,在程序段内,通过计算该段的频率缩放因子β(片外工作时间与片上工作时间的比例关系)来设定CPU的电压和频率,在sim-panalyzer模拟器上完成了算法的实现,通过对Mibench测试程序集的测试表明:该算法平均降低了处理器29%的能耗,而性能损失平均为5.3%.
動態電壓縮放技術是一種能有效優化處理器能耗的方法,它允許處理器在運行時動態地改變其時鐘頻率和供電電壓.針對處理器提齣瞭一種基于程序段的動態電壓縮放算法PBVSA,該算法使用建立在指令工作集籤名基礎上的程序段鑑測狀態機來判斷程序段是否髮生變化,併作齣CPU電壓和頻率調整決定,在程序段內,通過計算該段的頻率縮放因子β(片外工作時間與片上工作時間的比例關繫)來設定CPU的電壓和頻率,在sim-panalyzer模擬器上完成瞭算法的實現,通過對Mibench測試程序集的測試錶明:該算法平均降低瞭處理器29%的能耗,而性能損失平均為5.3%.
동태전압축방기술시일충능유효우화처리기능모적방법,타윤허처리기재운행시동태지개변기시종빈솔화공전전압.침대처리기제출료일충기우정서단적동태전압축방산법PBVSA,해산법사용건립재지령공작집첨명기출상적정서단감측상태궤래판단정서단시부발생변화,병작출CPU전압화빈솔조정결정,재정서단내,통과계산해단적빈솔축방인자β(편외공작시간여편상공작시간적비례관계)래설정CPU적전압화빈솔,재sim-panalyzer모의기상완성료산법적실현,통과대Mibench측시정서집적측시표명:해산법평균강저료처리기29%적능모,이성능손실평균위5.3%.
