电子器件
電子器件
전자기건
JOURNAL OF ELECTRON DEVICES
2012年
5期
619-622
,共4页
周德新%金志威%王鹏%赵学娟
週德新%金誌威%王鵬%趙學娟
주덕신%금지위%왕붕%조학연
验证%SystemVerilog%覆盖率%SVA
驗證%SystemVerilog%覆蓋率%SVA
험증%SystemVerilog%복개솔%SVA
随着硬件设计复杂度的提高,设计的后期验证在设计生命周期中占据的比重也越来越大.能否对设计进行全面有效的验证,是验证人员所面临的主要问题.采用System Verilog语言对SRAM控制器IP核搭建验证环境,并结合SVA断言技术对其实行监控,得出代码及功能覆盖率数据.通过与传统的验证方法对比分析可知,基于System Verilog的验证方法更加全面有效,提高了验证质量.
隨著硬件設計複雜度的提高,設計的後期驗證在設計生命週期中佔據的比重也越來越大.能否對設計進行全麵有效的驗證,是驗證人員所麵臨的主要問題.採用System Verilog語言對SRAM控製器IP覈搭建驗證環境,併結閤SVA斷言技術對其實行鑑控,得齣代碼及功能覆蓋率數據.通過與傳統的驗證方法對比分析可知,基于System Verilog的驗證方法更加全麵有效,提高瞭驗證質量.
수착경건설계복잡도적제고,설계적후기험증재설계생명주기중점거적비중야월래월대.능부대설계진행전면유효적험증,시험증인원소면림적주요문제.채용System Verilog어언대SRAM공제기IP핵탑건험증배경,병결합SVA단언기술대기실행감공,득출대마급공능복개솔수거.통과여전통적험증방법대비분석가지,기우System Verilog적험증방법경가전면유효,제고료험증질량.
