计算机工程与科学
計算機工程與科學
계산궤공정여과학
COMPUTER ENGINEERING & SCIENCE
2007年
3期
77-79,90
,共4页
微处理器%二级Cache%静态功耗%ADSR
微處理器%二級Cache%靜態功耗%ADSR
미처리기%이급Cache%정태공모%ADSR
随着集成电路制造工艺进入超深亚微米阶段,静态功耗在微处理器总功耗中所占的比例越来越大,尤其是片上二级Cache.在开发新的低漏流工艺和电路技术之外,如何在体系结构级控制和优化静态功耗成为业界研究的热点.本文提出了一种ADSR算法,在保证处理器性能不受影响的前提下,可以大幅降低二级Cache的静态功耗.
隨著集成電路製造工藝進入超深亞微米階段,靜態功耗在微處理器總功耗中所佔的比例越來越大,尤其是片上二級Cache.在開髮新的低漏流工藝和電路技術之外,如何在體繫結構級控製和優化靜態功耗成為業界研究的熱點.本文提齣瞭一種ADSR算法,在保證處理器性能不受影響的前提下,可以大幅降低二級Cache的靜態功耗.
수착집성전로제조공예진입초심아미미계단,정태공모재미처리기총공모중소점적비례월래월대,우기시편상이급Cache.재개발신적저루류공예화전로기술지외,여하재체계결구급공제화우화정태공모성위업계연구적열점.본문제출료일충ADSR산법,재보증처리기성능불수영향적전제하,가이대폭강저이급Cache적정태공모.
