基于FPGA的高频时钟电路设计
기우FPGA적고빈시종전로설계
The Design of High Frequency Clock Circuit with FPGA
  • 万方数据
    核电子学与探测技术 핵전자학여탐측기술
    NUCLEAR ELECTRONICS & DETECTION TECHNOLOGY
    2008年 4期 809-812 ,共4页

    孙芸华%颜永红%赵豫斌%席仙梅%吕继方%罗江平

    손예화%안영홍%조예빈%석선매%려계방%라강평

    高频时钟%FPGA%DLL%PLL%FADC 高頻時鐘%FPGA%DLL%PLL%FADC
    고빈시종%FPGA%DLL%PLL%FADC
    本文介绍了运用FPGA和时钟芯片,产生高达1G的高频时钟的电路设计方法.经过调试电路达到了设计要求,证明该设计是合理的.
    본문개소료운용FPGA화시종심편,산생고체1G적고빈시종적전로설계방법.경과조시전로체도료설계요구,증명해설계시합리적.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문