计算机工程
計算機工程
계산궤공정
COMPUTER ENGINEERING
2010年
24期
239-240,243
,共3页
片上网络%流量模型%IP核
片上網絡%流量模型%IP覈
편상망락%류량모형%IP핵
研究片上网络流量产生与接收模型,提出支持多种流最模型的IP核体系结构.提供微处理器接口,通过配置寄存器参数产生特定流量的数据包,并使用读寄存器得到吞吐量、延时和误码等网络性能指标数据.芯片的设计与实现基十SMIC0.13μm标准CMOS工艺,工作频率可达到300 MHz,满足不同拓扑结构的片上网络流量产生要求.
研究片上網絡流量產生與接收模型,提齣支持多種流最模型的IP覈體繫結構.提供微處理器接口,通過配置寄存器參數產生特定流量的數據包,併使用讀寄存器得到吞吐量、延時和誤碼等網絡性能指標數據.芯片的設計與實現基十SMIC0.13μm標準CMOS工藝,工作頻率可達到300 MHz,滿足不同拓撲結構的片上網絡流量產生要求.
연구편상망락류양산생여접수모형,제출지지다충류최모형적IP핵체계결구.제공미처리기접구,통과배치기존기삼수산생특정류량적수거포,병사용독기존기득도탄토량、연시화오마등망락성능지표수거.심편적설계여실현기십SMIC0.13μm표준CMOS공예,공작빈솔가체도300 MHz,만족불동탁복결구적편상망락류양산생요구.
