固体电子学研究与进展
固體電子學研究與進展
고체전자학연구여진전
RESEARCH & PROGRESS OF SOLID STATE ELECTRONICS
2009年
1期
93-98
,共6页
张火文%黄均鼐%李楠%郑国祥%曾韡
張火文%黃均鼐%李楠%鄭國祥%曾韡
장화문%황균내%리남%정국상%증위
现场可编程门阵列%输入/输出互连%回线%布线开关%延时可预测性
現場可編程門陣列%輸入/輸齣互連%迴線%佈線開關%延時可預測性
현장가편정문진렬%수입/수출호련%회선%포선개관%연시가예측성
硬件结构及电子设计的质量是决定FPGA性能的两个重要因素.针对这两个方面,提出了一种通用的FP-GA芯片I/O互连结构,利用"回线"的终端互补原理对各种互连线的悬空终端进行连接.根据所提出的I/O互连结构的特点,在较少编程点的前提下,减少传输管级联个数,对多路选择器和缓冲器进行优化,提出了一种节省芯片面积且速度较快的基于MUX-Buffer结构的布线开关.该结构已在FPGA芯片中实现,对I/O互连的仿真及测试结果表明,所提出的结构及电路实现具有很好的延时可预测性,与常规MUX结构相比,面积-延时乘积降低了10%左右.
硬件結構及電子設計的質量是決定FPGA性能的兩箇重要因素.針對這兩箇方麵,提齣瞭一種通用的FP-GA芯片I/O互連結構,利用"迴線"的終耑互補原理對各種互連線的懸空終耑進行連接.根據所提齣的I/O互連結構的特點,在較少編程點的前提下,減少傳輸管級聯箇數,對多路選擇器和緩遲器進行優化,提齣瞭一種節省芯片麵積且速度較快的基于MUX-Buffer結構的佈線開關.該結構已在FPGA芯片中實現,對I/O互連的倣真及測試結果錶明,所提齣的結構及電路實現具有很好的延時可預測性,與常規MUX結構相比,麵積-延時乘積降低瞭10%左右.
경건결구급전자설계적질량시결정FPGA성능적량개중요인소.침대저량개방면,제출료일충통용적FP-GA심편I/O호련결구,이용"회선"적종단호보원리대각충호련선적현공종단진행련접.근거소제출적I/O호련결구적특점,재교소편정점적전제하,감소전수관급련개수,대다로선택기화완충기진행우화,제출료일충절성심편면적차속도교쾌적기우MUX-Buffer결구적포선개관.해결구이재FPGA심편중실현,대I/O호련적방진급측시결과표명,소제출적결구급전로실현구유흔호적연시가예측성,여상규MUX결구상비,면적-연시승적강저료10%좌우.
