基于FPGA的UHF RFID阅读器基带处理电路设计
기우FPGA적UHF RFID열독기기대처리전로설계
Design of Baseband Processor for UHF RFID Reader Based on FPGA
  • 万方数据
    电子测量与仪器学报 전자측량여의기학보
    JOURNAL OF ELECTRONIC MEASUREMENT AND INSTRUMENT
    2008年 z2期 609-613 ,共5页

    吕炳赞%潘剑侠%顾伟%马琪

    려병찬%반검협%고위%마기

    RFID%阅读器%基带处理%FPGA RFID%閱讀器%基帶處理%FPGA
    RFID%열독기%기대처리%FPGA
    本文介绍一种基于FPGA的UHF RFID阅读器基带处理电路的设计.该基带处理电路兼容EPC Class-1 Generation-2UHF RFID协议,内嵌了Nios Ⅱ软核嵌入式处理器.基带处理中的大部分操作,如CRC校验、PIE编码、ASK/PSK解调、FW0/Miller解码等由硬件实现,处理速度较快:而内嵌的处理器使得本设计对协议的支持更加灵活.本设计在Stratix IS25F780C5 FPGA平台上实现,能快速准确地完成RFID基带处理任务.
    본문개소일충기우FPGA적UHF RFID열독기기대처리전로적설계.해기대처리전로겸용EPC Class-1 Generation-2UHF RFID협의,내감료Nios Ⅱ연핵감입식처리기.기대처리중적대부분조작,여CRC교험、PIE편마、ASK/PSK해조、FW0/Miller해마등유경건실현,처리속도교쾌:이내감적처리기사득본설계대협의적지지경가령활.본설계재Stratix IS25F780C5 FPGA평태상실현,능쾌속준학지완성RFID기대처리임무.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문