半导体技术
半導體技術
반도체기술
SEMICONDUCTOR TECHNOLOGY
2007年
9期
812-815
,共4页
90 nm工艺%多阈值%低静态功耗设计
90 nm工藝%多閾值%低靜態功耗設計
90 nm공예%다역치%저정태공모설계
为了降低纳米级芯片设计中功耗主体之一的静态功耗,从产生静态功耗的来源出发,提出了使用多阈值技术降低静态功耗,给出利用多阈值技术的多种实现方法.以COSTARⅡ芯片为实例,利用90 nm多阈值单元库进行低静态功耗设计.结果表明,利用多阈值技术设计来降低功耗是可行的,并对各种实现方法进行比较分析,可作为低静态功耗设计的参考.
為瞭降低納米級芯片設計中功耗主體之一的靜態功耗,從產生靜態功耗的來源齣髮,提齣瞭使用多閾值技術降低靜態功耗,給齣利用多閾值技術的多種實現方法.以COSTARⅡ芯片為實例,利用90 nm多閾值單元庫進行低靜態功耗設計.結果錶明,利用多閾值技術設計來降低功耗是可行的,併對各種實現方法進行比較分析,可作為低靜態功耗設計的參攷.
위료강저납미급심편설계중공모주체지일적정태공모,종산생정태공모적래원출발,제출료사용다역치기술강저정태공모,급출이용다역치기술적다충실현방법.이COSTARⅡ심편위실례,이용90 nm다역치단원고진행저정태공모설계.결과표명,이용다역치기술설계래강저공모시가행적,병대각충실현방법진행비교분석,가작위저정태공모설계적삼고.
