电测与仪表
電測與儀錶
전측여의표
ELECTRICAL MEASUREMENT & INSTRUMENTATION
2007年
8期
37-40,52
,共5页
cache%嵌入式微处理器%功能验证
cache%嵌入式微處理器%功能驗證
cache%감입식미처리기%공능험증
本文介绍了一种基于32位整数单元的片上cache存储体系结构设计的方案.作为SOC平台的核心部件,本设计中所有模块均自行设计,采用自顶向下的设计方法,应用Verilog HDL硬件描述语言进行设计,总线接口符合AMBATM总线规范(Rev 2.0).为了对设计功能的有效性进行验证,还设计了一个基于AMBATM总线协议的通用SOC的系统虚拟验证平台,利用该平台对相关模型进行了调试和仿真.仿真结果表明,设计达到预期的功能要求.
本文介紹瞭一種基于32位整數單元的片上cache存儲體繫結構設計的方案.作為SOC平檯的覈心部件,本設計中所有模塊均自行設計,採用自頂嚮下的設計方法,應用Verilog HDL硬件描述語言進行設計,總線接口符閤AMBATM總線規範(Rev 2.0).為瞭對設計功能的有效性進行驗證,還設計瞭一箇基于AMBATM總線協議的通用SOC的繫統虛擬驗證平檯,利用該平檯對相關模型進行瞭調試和倣真.倣真結果錶明,設計達到預期的功能要求.
본문개소료일충기우32위정수단원적편상cache존저체계결구설계적방안.작위SOC평태적핵심부건,본설계중소유모괴균자행설계,채용자정향하적설계방법,응용Verilog HDL경건묘술어언진행설계,총선접구부합AMBATM총선규범(Rev 2.0).위료대설계공능적유효성진행험증,환설계료일개기우AMBATM총선협의적통용SOC적계통허의험증평태,이용해평태대상관모형진행료조시화방진.방진결과표명,설계체도예기적공능요구.
