高速CMOS预放大-锁存比较器设计
고속CMOS예방대-쇄존비교기설계
Design of a High Speed CMOS Preamplifier-Latch Comparator
  • 万方数据
    微电子学 미전자학
    MICROELECTRONICS
    2005年 1期 56-58,62 ,共4页

    宁宁%于奇%王向展%任雪刚%李竞春%唐林%梅丁蕾%杨谟华

    저저%우기%왕향전%임설강%리경춘%당림%매정뢰%양모화

    预放大锁存器%锁存比较器%高速比较器%传输延迟%回馈噪声 預放大鎖存器%鎖存比較器%高速比較器%傳輸延遲%迴饋譟聲
    예방대쇄존기%쇄존비교기%고속비교기%전수연지%회궤조성
    基于预放大-锁存理论,提出了一种带1级预放大器的高速CMOS锁存比较器电路拓扑结构;阐述了其传输延迟时间、回馈噪声和输入失调电压的改进方法.采用典型的0.35μm/3.3 V硅CMOS工艺模型,通过Cadence进行模拟验证,得到其传输延迟时间380 ps,失调电压6.8 mV,回馈噪声对输入信号产生的毛刺峰峰值500μV,功耗612 μW.该电路的失调电压和回馈噪声与带两级(或两级以上)CMOS预放大锁存比较器的指标相近,且明显优于锁存比较器.其功耗和传输延迟时间介于两种比较器之间.该电路可用于高速A/D转换器模块与IP核设计.
    기우예방대-쇄존이론,제출료일충대1급예방대기적고속CMOS쇄존비교기전로탁복결구;천술료기전수연지시간、회궤조성화수입실조전압적개진방법.채용전형적0.35μm/3.3 V규CMOS공예모형,통과Cadence진행모의험증,득도기전수연지시간380 ps,실조전압6.8 mV,회궤조성대수입신호산생적모자봉봉치500μV,공모612 μW.해전로적실조전압화회궤조성여대량급(혹량급이상)CMOS예방대쇄존비교기적지표상근,차명현우우쇄존비교기.기공모화전수연지시간개우량충비교기지간.해전로가용우고속A/D전환기모괴여IP핵설계.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문