电子设计工程
電子設計工程
전자설계공정
ELECTRONIC DESIGN ENGINEERING
2011年
9期
129-133
,共5页
高速误码测试仪%现场可编程门阵列%Verilog硬件描述语言%模块图元%仿真%M序列码
高速誤碼測試儀%現場可編程門陣列%Verilog硬件描述語言%模塊圖元%倣真%M序列碼
고속오마측시의%현장가편정문진렬%Verilog경건묘술어언%모괴도원%방진%M서렬마
误码测试仪是检测通信系统可靠性的重要设备.传统的误码测试仪基于CPLD和CPU协同工作,不仅结构复杂,价格昂贵,而且不方便携带.基于FPGA的高速误码测试仪,采用FPGA来完成控制和测试模块的一体化设计,提高了系统功能扩展性和系统的集成度,使得各个功能模块在不改动硬件电路的情况下可以相应变化.在发送端发送m序列作为测试数据,其测试速率最高可达到155 Mb/s.由于将物理层上的各协议层的功能集中到FPGA内部实现,减少了硬件和软件的设计复杂度,并且缩短了系统的开发的周期,具有可升级的特点.
誤碼測試儀是檢測通信繫統可靠性的重要設備.傳統的誤碼測試儀基于CPLD和CPU協同工作,不僅結構複雜,價格昂貴,而且不方便攜帶.基于FPGA的高速誤碼測試儀,採用FPGA來完成控製和測試模塊的一體化設計,提高瞭繫統功能擴展性和繫統的集成度,使得各箇功能模塊在不改動硬件電路的情況下可以相應變化.在髮送耑髮送m序列作為測試數據,其測試速率最高可達到155 Mb/s.由于將物理層上的各協議層的功能集中到FPGA內部實現,減少瞭硬件和軟件的設計複雜度,併且縮短瞭繫統的開髮的週期,具有可升級的特點.
오마측시의시검측통신계통가고성적중요설비.전통적오마측시의기우CPLD화CPU협동공작,불부결구복잡,개격앙귀,이차불방편휴대.기우FPGA적고속오마측시의,채용FPGA래완성공제화측시모괴적일체화설계,제고료계통공능확전성화계통적집성도,사득각개공능모괴재불개동경건전로적정황하가이상응변화.재발송단발송m서렬작위측시수거,기측시속솔최고가체도155 Mb/s.유우장물리층상적각협의층적공능집중도FPGA내부실현,감소료경건화연건적설계복잡도,병차축단료계통적개발적주기,구유가승급적특점.
