小型微型计算机系统
小型微型計算機繫統
소형미형계산궤계통
MINI-MICRO SYSTEMS
2008年
6期
1179-1184
,共6页
并行遗传算法%流水线处理%并行处理%FPGA器件
併行遺傳算法%流水線處理%併行處理%FPGA器件
병행유전산법%류수선처리%병행처리%FPGA기건
提出基于FPGA的并行遗传算法的硬件实现系统,从硬件实现角度提高遗传算法的收敛速度.硬件系统划分4个子系统,每个子系统同步而单独地运行一个群体大小为M的简单遗传算法,在简单遗传算法每代结束时,总控制器从4个子系统中选取1个最佳个体,然后复制到与其物理相邻的2个子系统中,实现子系统之间的信息交换.每个子系统采用5段流水线处理技术,即将子系统划分为解码操作、适应度计算、预选操作、随机地址比例选择操作以及交叉-变异操作5个单元.为了解决各段速度瓶颈,适应度计算采用4个具有加速模块的NiosⅡ处理器,预选操作采用M个取整电路,交叉-变异操作采用1个交叉部件和1个变异部件,解码操作采用2个解码部件的内部并行处理方式.用遗传算法标准测试函数Ⅱ测试该硬件系统,实验数据表明,由FPGA硬件实现的并行遗传算法同由软件实现的遗传算法相比,收敛速度大幅度提高,约2个数量级.
提齣基于FPGA的併行遺傳算法的硬件實現繫統,從硬件實現角度提高遺傳算法的收斂速度.硬件繫統劃分4箇子繫統,每箇子繫統同步而單獨地運行一箇群體大小為M的簡單遺傳算法,在簡單遺傳算法每代結束時,總控製器從4箇子繫統中選取1箇最佳箇體,然後複製到與其物理相鄰的2箇子繫統中,實現子繫統之間的信息交換.每箇子繫統採用5段流水線處理技術,即將子繫統劃分為解碼操作、適應度計算、預選操作、隨機地阯比例選擇操作以及交扠-變異操作5箇單元.為瞭解決各段速度瓶頸,適應度計算採用4箇具有加速模塊的NiosⅡ處理器,預選操作採用M箇取整電路,交扠-變異操作採用1箇交扠部件和1箇變異部件,解碼操作採用2箇解碼部件的內部併行處理方式.用遺傳算法標準測試函數Ⅱ測試該硬件繫統,實驗數據錶明,由FPGA硬件實現的併行遺傳算法同由軟件實現的遺傳算法相比,收斂速度大幅度提高,約2箇數量級.
제출기우FPGA적병행유전산법적경건실현계통,종경건실현각도제고유전산법적수렴속도.경건계통화분4개자계통,매개자계통동보이단독지운행일개군체대소위M적간단유전산법,재간단유전산법매대결속시,총공제기종4개자계통중선취1개최가개체,연후복제도여기물리상린적2개자계통중,실현자계통지간적신식교환.매개자계통채용5단류수선처리기술,즉장자계통화분위해마조작、괄응도계산、예선조작、수궤지지비례선택조작이급교차-변이조작5개단원.위료해결각단속도병경,괄응도계산채용4개구유가속모괴적NiosⅡ처리기,예선조작채용M개취정전로,교차-변이조작채용1개교차부건화1개변이부건,해마조작채용2개해마부건적내부병행처리방식.용유전산법표준측시함수Ⅱ측시해경건계통,실험수거표명,유FPGA경건실현적병행유전산법동유연건실현적유전산법상비,수렴속도대폭도제고,약2개수량급.
