基于FPGA的AES-128加密芯片的设计与实现
기우FPGA적AES-128가밀심편적설계여실현
The Design and Implementation of AES-128 Algorithm Based on FPGA
  • 万方数据
    青岛职业技术学院学报 청도직업기술학원학보
    JOURNAL OF QINDAO VOCATIONAL AND TECHNICAL COLLEGE
    2009年 3期 71-73,78 ,共4页

    王春蕾%苏保照

    왕춘뢰%소보조

    AES%加密%解密%FPGA AES%加密%解密%FPGA
    AES%가밀%해밀%FPGA
    介绍了基于Altera公司的系列FPGA的AES-128加密算法的具体实现方案,优化了字节替换,设计了简化结构的列混合/逆列混合变换,最终实现了加解密模块的复用,从而有效减少了硬件资源的消耗.通过在芯片EP1C12Q240C8上的验证,在100MHz工作频率下,数据吞吐率达到256Mbps,而芯片规模不超过30K门.试验表明该方案能够以较少的资源获得较高的吞吐率.
    개소료기우Altera공사적계렬FPGA적AES-128가밀산법적구체실현방안,우화료자절체환,설계료간화결구적렬혼합/역렬혼합변환,최종실현료가해밀모괴적복용,종이유효감소료경건자원적소모.통과재심편EP1C12Q240C8상적험증,재100MHz공작빈솔하,수거탄토솔체도256Mbps,이심편규모불초과30K문.시험표명해방안능구이교소적자원획득교고적탄토솔.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문