河南科技大学学报（自然科学版）
河南科技大學學報（自然科學版）
하남과기대학학보（자연과학판）
JOURNAL OF HENAN UNIVERSITY OF SCIENCE & TECHNOLOGY(NATURAL SCIENCE)
2011年
6期
24-28
,共5页
姜黎黎%刘云飞%凌春丽%李湘云
薑黎黎%劉雲飛%凌春麗%李湘雲
강려려%류운비%릉춘려%리상운
有限长单位冲激响应滤波器%现场可编程门阵列%水平共同子表达式%垂直共同子表达式
有限長單位遲激響應濾波器%現場可編程門陣列%水平共同子錶達式%垂直共同子錶達式
유한장단위충격향응려파기%현장가편정문진렬%수평공동자표체식%수직공동자표체식
为了减少有限长单位冲激响应滤波器对FPGA资源的消耗,在水平共同子表达式消去算法和垂直共同子表达式消去算法的基础上,提出了一种优化CSE算法来设计滤波器,使滤波器运算单元得到更多的资源复用.应用DSP Builde:建立模型,以图形化界面实现一个32阶的低通有限长单位冲激响应滤波器,并用Modelsim和Quartus II进行仿真.仿真结果表明:运用优化CSE算法设计的有限长单位冲激响应滤波器比用传统CSE算法设计的滤波器使用更少的逻辑单元,且优化设计的有限长单位冲激响应滤波器较直接乘法实现方式及分布式实现方式节省较多的硬件资源.最后,在Altera公司DE2开发板上实现所设计的滤波器,硬件实现表明所设计的滤波器滤波效果和仿真结果一致.
為瞭減少有限長單位遲激響應濾波器對FPGA資源的消耗,在水平共同子錶達式消去算法和垂直共同子錶達式消去算法的基礎上,提齣瞭一種優化CSE算法來設計濾波器,使濾波器運算單元得到更多的資源複用.應用DSP Builde:建立模型,以圖形化界麵實現一箇32階的低通有限長單位遲激響應濾波器,併用Modelsim和Quartus II進行倣真.倣真結果錶明:運用優化CSE算法設計的有限長單位遲激響應濾波器比用傳統CSE算法設計的濾波器使用更少的邏輯單元,且優化設計的有限長單位遲激響應濾波器較直接乘法實現方式及分佈式實現方式節省較多的硬件資源.最後,在Altera公司DE2開髮闆上實現所設計的濾波器,硬件實現錶明所設計的濾波器濾波效果和倣真結果一緻.
위료감소유한장단위충격향응려파기대FPGA자원적소모,재수평공동자표체식소거산법화수직공동자표체식소거산법적기출상,제출료일충우화CSE산법래설계려파기,사려파기운산단원득도경다적자원복용.응용DSP Builde:건립모형,이도형화계면실현일개32계적저통유한장단위충격향응려파기,병용Modelsim화Quartus II진행방진.방진결과표명:운용우화CSE산법설계적유한장단위충격향응려파기비용전통CSE산법설계적려파기사용경소적라집단원,차우화설계적유한장단위충격향응려파기교직접승법실현방식급분포식실현방식절성교다적경건자원.최후,재Altera공사DE2개발판상실현소설계적려파기,경건실현표명소설계적려파기려파효과화방진결과일치.
