基于FPGA乘法器的FIR滤波器系统设计
기우FPGA승법기적FIR려파기계통설계
Design of Digital Filter System Based on FPGA Multiplier
  • 万方数据
    电视技术 전시기술
    TV ENGINEERING
    2012年 3期 40-42,73 ,共4页

    张婧霞%沈三民%翟成瑞

    장청하%침삼민%적성서

    FIR滤波器%FPGA%乘法器MULT18×18SIO%乘累加 FIR濾波器%FPGA%乘法器MULT18×18SIO%乘纍加
    FIR려파기%FPGA%승법기MULT18×18SIO%승루가
    针对传统的FIR滤波器的缺点,介绍了一种基于FPGA乘法器的FIR滤波器设计方法,该滤波器利用FPGA自带的18位乘法器MULT18×18SIO进行乘法计算,利用寄存器对相乘结果进行累加,实现了FIR滤波功能.该滤波器具有占用极少的资源、提高滤波速度和高速灵活性等优点.
    침대전통적FIR려파기적결점,개소료일충기우FPGA승법기적FIR려파기설계방법,해려파기이용FPGA자대적18위승법기MULT18×18SIO진행승법계산,이용기존기대상승결과진행루가,실현료FIR려파공능.해려파기구유점용겁소적자원、제고려파속도화고속령활성등우점.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문