基于FPGA的高速RS译码器设计
기우FPGA적고속RS역마기설계
Design of the high speed RS decoder based on FPGA
  • 万方数据
    电子技术应用 전자기술응용
    APPLICATION OF ELECTRONIC TECHNIQUE
    2010年 11期 66-68 ,共3页

    殷爱菡%刘方仁%陈燕燕

    은애함%류방인%진연연

    RS(255,223)%FPGA%RiBM算法 RS(255,223)%FPGA%RiBM算法
    RS(255,223)%FPGA%RiBM산법
    提出了一种基于RiBM算法的RS(255,223)高速译码器设计方案,并采用FPGA和VerilogHDL实现了该译码器.译码器采用三级流水线结构实现,其中关键方程求解模块采用RiBM算法,具有译码速度快、占用硬件资源少等优点.仿真结果验证了该译码器设计方案的有效性和可行性.
    제출료일충기우RiBM산법적RS(255,223)고속역마기설계방안,병채용FPGA화VerilogHDL실현료해역마기.역마기채용삼급류수선결구실현,기중관건방정구해모괴채용RiBM산법,구유역마속도쾌、점용경건자원소등우점.방진결과험증료해역마기설계방안적유효성화가행성.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문