计算机研究与发展
計算機研究與髮展
계산궤연구여발전
JOURNAL OF COMPUTER RESEARCH AND DEVELOPMENT
2011年
8期
1554-1562
,共9页
夏辉%贾智平%张峰%李新%陈仁海%EdwinH.-M.Sha
夏輝%賈智平%張峰%李新%陳仁海%EdwinH.-M.Sha
하휘%가지평%장봉%리신%진인해%EdwinH.-M.Sha
AES%电子系统级%指令集架构%专用指令处理器%FPGA
AES%電子繫統級%指令集架構%專用指令處理器%FPGA
AES%전자계통급%지령집가구%전용지령처리기%FPGA
随着加密算法在嵌入式可信计算领域的广泛应用,如何提高其执行效率成为研究的热点问题.高级加密标准(AES)凭借其在安全性、费用开销和可执行性等方面的内在优势,成为使用最为广泛的对称密钥加密算法.采用指令集架构(ISA)扩展优化的方法对AES算法进行指令扩展优化.基于电子系统级(ESL)方法设计流程,使用基于LISA语言的处理器生成工具构建了一个高效AES专用指令处理器(AES_ASIP)模型,最终实现于FPGA中.经过一系列的仿真和验证,对比ARM处理器指令集架构,实验结果显示AES ASIP以增加少许硬件资源为代价,提高了算法58.4x％的执行效率并节省了47.4x％的指令代码存储空间.
隨著加密算法在嵌入式可信計算領域的廣汎應用,如何提高其執行效率成為研究的熱點問題.高級加密標準(AES)憑藉其在安全性、費用開銷和可執行性等方麵的內在優勢,成為使用最為廣汎的對稱密鑰加密算法.採用指令集架構(ISA)擴展優化的方法對AES算法進行指令擴展優化.基于電子繫統級(ESL)方法設計流程,使用基于LISA語言的處理器生成工具構建瞭一箇高效AES專用指令處理器(AES_ASIP)模型,最終實現于FPGA中.經過一繫列的倣真和驗證,對比ARM處理器指令集架構,實驗結果顯示AES ASIP以增加少許硬件資源為代價,提高瞭算法58.4x％的執行效率併節省瞭47.4x％的指令代碼存儲空間.
수착가밀산법재감입식가신계산영역적엄범응용,여하제고기집행효솔성위연구적열점문제.고급가밀표준(AES)빙차기재안전성、비용개소화가집행성등방면적내재우세,성위사용최위엄범적대칭밀약가밀산법.채용지령집가구(ISA)확전우화적방법대AES산법진행지령확전우화.기우전자계통급(ESL)방법설계류정,사용기우LISA어언적처리기생성공구구건료일개고효AES전용지령처리기(AES_ASIP)모형,최종실현우FPGA중.경과일계렬적방진화험증,대비ARM처리기지령집가구,실험결과현시AES ASIP이증가소허경건자원위대개,제고료산법58.4x％적집행효솔병절성료47.4x％적지령대마존저공간.
